Οδηγός σχεδίασης και δρομολόγησης PCB 40G

1. Χαρακτηριστική σύνθετη αντίσταση

Εκτυπωμένη γραμμή μικρολωρίδων (επιφανειακό στρώμα): Z=65Ω ± 10%;

Τυπωμένη λωρίδα (εσωτερικό στρώμα): Z=50Ω ± 10%; διαφορικό ρολόι μονό-αντίσταση άκρου προς τη γείωση: 50Ω, διαφορική σύνθετη αντίσταση: 100Ω.

2. Συστάσεις πλάτους ίχνους: Πλάτος ίχνους σήματος=6 mils, πλάτος ίχνους=4.5 mils για δύσκολα--ίχνη διαδρομής, πλάτος ίχνους ισχύος/γείωσης=15 mils ή 30 mils ανάλογα με την κατάσταση.

3. Συστάσεις στοίβαξης: Ανατρέξτε στη στοίβαξη του σχεδίου αναφοράς CS1999. Πάχος σανίδας: 2,4 ± 0,2 mm. Ο συνιστώμενος αριθμός στρώσεων δεν πρέπει να υπερβαίνει τα 16-18.

4. Vias ακίδων τσιπ BGA: Για αχρησιμοποίητες ακίδες, διατηρήστε τις διόδους-εξόδου όσο το δυνατόν περισσότερο, εκτός από αυτές που επηρεάζουν τη δρομολόγηση.

1. Οι τύποι τροφοδοσίας περιλαμβάνουν κυρίως τα ακόλουθα:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) και 5V2N (3A), VDDQ, VTT και VREF. αυτά είναι ψηφιακά τροφοδοτικά.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Πρόκειται για αναλογικά τροφοδοτικά που παράγονται από γραμμικές μονάδες ισχύος.

2. Για 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) και 3V3 (10A), λάβετε υπόψη την τρέχουσα ικανότητα των vias όταν συνδέετε τις ακίδες εξόδου της μονάδας ισχύος στο στρώμα διαχωριστή ισχύος με βάση το τρέχον επίπεδο.

Συνιστάται η προσθήκη των αντίστοιχων επιπέδων πλήρωσης σε πολλαπλά επίπεδα σήματος γύρω από τις αντίστοιχες ακίδες και, στη συνέχεια, η χρήση πολλαπλών μέσων για τη σύνδεση των στρώσεων για να κατευθύνετε το ρεύμα στο αντίστοιχο επίπεδο ισχύος.

3. Οι μονάδες CS1999, FPGA και οπτικών μονάδων διαθέτουν πολλαπλά αναλογικά τροφοδοτικά. Αυτά παρέχονται γενικά χρησιμοποιώντας γραμμικά τροφοδοτικά ή μέσω φιλτραρίσματος LC. Όλα τα αναλογικά τροφοδοτικά απαιτούν διαχωρισμό ισχύος. Συνιστάται ο διαχωρισμός αναλογικής ισχύος: διαχωρισμός στο στρώμα σήματος, με το επάνω και το κάτω παρακείμενο στρώμα να απαιτείται να είναι γείωση σήματος.

Τα ακόλουθα τροφοδοτικά απαιτούν διαχωρισμό:

1) Αναλογικά τροφοδοτικά CS1999:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Οπτικές μονάδες: 5V, 3V3, 1V8, 5V2N και άλλα αναλογικά τροφοδοτικά παρέχονται μέσω φιλτραρίσματος LC. 4) ​​Άλλο: Όλα τα τροφοδοτικά μετά το επαγωγέα L.

4. Όλες οι διόδους ρεύματος για το πηνίο 1008PS θα πρέπει να συμμορφώνονται με την απαίτηση 3Α και όλες οι άλλες με 1Α.

5. Αεροπλάνα εδάφους

Αυτό περιλαμβάνει γείωση σήματος και γείωση πλαισίου.

Ένα επίπεδο γείωσης πλαισίου θα πρέπει να τοποθετηθεί γύρω από κάθε στρώμα σήματος και να συνδεθεί στην αντίστοιχη υποδοχή.

6. Κατά τη δρομολόγηση, τα επίπεδα TAB για όλα τα τσιπ μετατροπής ισχύος LDO (LT1963AEQ, LT1764EQ, LP3883ES) πρέπει να οριστούν και να συνδεθούν στα αντίστοιχα επίπεδα. Η περιοχή του χαλκού απαγωγής θερμότητας θα πρέπει να αυξηθεί κατάλληλα και ένα συμμετρικό χάλκινο επίπεδο θα πρέπει επίσης να προστεθεί στην πίσω πλευρά (η περιοχή μπορεί να είναι όσο το δυνατόν μεγαλύτερη εάν το επιτρέπει η διάταξη). Συνδέστε αυτά τα επίπεδα με τα αντίστοιχα επίπεδα ισχύος ή γείωσης μέσω πολλαπλών αγωγών για να διευκολύνετε την απαγωγή θερμότητας. Οι ορισμοί του επιπέδου TAB για κάθε τσιπ είναι οι εξής:

LT1963A/LT1764/LP3883: TAB=GND (γείωση).

7. Για τον διαχωρισμό ισχύος και γείωσης CS1999, ανατρέξτε στα πραγματικά αρχεία διάταξης για τον πίνακα αξιολόγησης.

1. Σχεδιάστε και εφαρμόστε σύμφωνα με το λογικό διάγραμμα. Οι πυκνωτές αποσύνδεσης θα πρέπει να είναι ομοιόμορφα κατανεμημένοι για κάθε συσκευή. Οι πυκνωτές μικρής-τιμής θα πρέπει να τοποθετούνται όσο το δυνατόν πιο κοντά στις ακίδες ισχύος και οι πυκνωτές μεγάλης-πολικότητας θα πρέπει να τοποθετούνται γύρω από το τσιπ.

2. Κάθε ένα από τα δύο FPGA έχει πέντε ακροδέκτες, K7/T7/Y4/AD7/AK7. Συνδέστε μια εξωτερική αντίσταση 2,00 kΩ στη γείωση. Κρατήστε αυτά τα ίχνη μακριά από άλλες πηγές παρεμβολών. Χρησιμοποιήστε έναν δακτύλιο γείωσης για να απομονώσετε αυτά τα ίχνη από άλλες γραμμές.

3. Γενικές απαιτήσεις σύνδεσης πυκνωτή αποσύνδεσης: Η δρομολόγηση του μαξιλαριού πυκνωτή είναι όπως φαίνεται παρακάτω:

1. Γενικές απαιτήσεις για διαφορικά σήματα:

• Τα μήκη των διαφορικών ζευγών πρέπει να αντιστοιχίζονται αυστηρά, με μέγιστο σφάλμα<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 εκ.
• Τα διαφορικά ζεύγη θα πρέπει να δρομολογούνται στο ίδιο επίπεδο για να ελαχιστοποιηθούν οι αλλαγές των vias και των επιπέδων (εκτός από τις περιπτώσεις που συνδέονται αντίστοιχες αντιστάσεις, μόνο οι ακροδέκτες πηγής και προορισμού μπορούν να αλλάξουν στρώματα μέσω vias).
• Όταν τα επίπεδα ισχύος διαχωρίζονται, τα γειτονικά διαφορικά σήματα στο ίδιο επίπεδο ισχύος δεν μπορούν να διασχίσουν διαμερίσματα.
• Για τερματισμούς με ταιριαστές αντιστάσεις, οι μέθοδοι σύνδεσης αντίστασης που ταιριάζουν φαίνονται στο παρακάτω σχήμα. Επιλέξτε μία από τις ακόλουθες μεθόδους για σύνδεση.

Τα μήκη των ιχνών πρέπει επίσης να ακολουθούν το διάγραμμα.

Για διαφορικές γραμμές με πυκνωτές σειράς, οι πυκνωτές του διαφορικού ζεύγους πρέπει να τοποθετούνται στην ίδια πλευρά (γενικά κοντά στους ακροδέκτες) και να έχουν ταιριαστά μήκη ίχνους. Όταν χρησιμοποιείτε σύζευξη AC για ρολόγια PECL, η εξωτερική αντίσταση στην πηγή συνδέεται όπως φαίνεται στην παρακάτω εικόνα.

2. Σήματα ρολογιού

• Διαφορικά ρολόγια

Περιλαμβάνει τα ακόλουθα σήματα:

Το ρολόι 622M έχει τρία ζεύγη: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N και CS1999_REFCLK_P/N.

Το ρολόι 156M έχει οκτώ ζεύγη: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N και CS1999_IL_REFCLK1/2_P/N.

Για τις απαιτήσεις δρομολόγησης και αντιστοίχισης για αυτά τα σήματα, βλέπε παραπάνω. Κρατήστε τα ίχνη του διαφορικού ρολογιού όσο το δυνατόν πιο μακριά από άλλες γραμμές σήματος, ειδικά από παράλληλες ράγες. Κάθε διαφορικό ζευγάρι δεν χρειάζεται να έχει το ίδιο μήκος με άλλα διαφορικά ζεύγη, αλλά το μέγιστο μήκος δεν πρέπει να υπερβαίνει τα 15 cm. Μονά-σήματα ρολογιού LVTTL

Περιλαμβάνει τα ακόλουθα σήματα: SRAM_CLK, TCAM_CLK

Αυτά τα σήματα θα πρέπει να δρομολογούνται όσο το δυνατόν πιο σύντομα, συνήθως μικρότερα από 3 cm και όχι μεγαλύτερα από 5 cm. Η αντίσταση σειράς 25 ohm θα πρέπει να είναι όσο το δυνατόν πιο κοντά στην ακίδα του τσιπ πηγής (FPGA).

3. Σήματα διασύνδεσης SFI5

Αυτό το σήμα χρησιμοποιείται για μετάδοση δεδομένων υψηλής ταχύτητας (3.125G) μεταξύ της οπτικής μονάδας και του CS1999, συμπεριλαμβανομένων των σημάτων λήψης και μετάδοσης.

Τα σήματα φαίνονται στον παρακάτω πίνακα.

1) Χρησιμοποιήστε το κατάλληλο κάτω στρώμα σήματος για να ελαχιστοποιήσετε τα μήκη ίχνους στελέχους. χρησιμοποιήστε τόξα ή στροφές 45 μοιρών κατά τη δρομολόγηση.

2) Μέσω κανόνων: Αφαιρέστε όλα τα μαξιλαράκια στα εσωτερικά στρώματα από όλα τα vias (διατηρήστε μόνο τα μαξιλαράκια στο στρώμα σύνδεσης).

3) Ανατρέξτε στα αρχεία διάταξης σχεδίασης αναφοράς CS1999 για λεπτομερή δρομολόγηση και μέσω συστάσεων παραμέτρων.

4) Αποφύγετε τη δρομολόγηση διαφορικών ζευγών λήψης και μετάδοσης στο ίδιο επίπεδο.

4. Σήματα διεπαφής Interlaken: Αυτά τα σήματα χρησιμοποιούνται για μετάδοση δεδομένων υψηλής ταχύτητας (3.125G) μεταξύ του CS1999 και του FPGA. Όπως το SFI5, περιλαμβάνουν δύο ομάδες: λήψη και μετάδοση. Τα σήματα φαίνονται στον παρακάτω πίνακα.

Για πληροφορίες δρομολόγησης, ανατρέξτε στις απαιτήσεις δρομολόγησης σήματος SFI5.

5. Σήματα XAUI

Χρησιμοποιείται για μετάδοση σήματος υψηλής-ταχύτητας μεταξύ του FPGA και της υποδοχής ZD του backplane.

1) Το μήκος του ίχνους που συνδέεται στην υποδοχή ZD πρέπει να είναι<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE1_XAUI_RXDAT_P/N_<3.0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE0_XAUI_TXDAT_P/N_<3.0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE1_XAUI_TXDAT_P/N_<3.0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LI NE2_XAUI_RXDAT_P/N_<3..0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE3_XAUI_RXDAT_P/N_<3..0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE2_XAUI_TXDAT_P/N_<3..0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

LINE3_XAUI_TXDAT_P/N_<3..0>είναι ένα διαφορικό σήμα 4 ζευγών 3.125G.

2) Κάθε ζεύγος διαφορικών γραμμών πρέπει να έχει ανοχή μήκους μικρότερη από 10 mil. Κάθε ζευγάρι των τεσσάρων δεν απαιτείται αυστηρά να είναι ίσου μήκους, αλλά η ανοχή πρέπει να ελαχιστοποιηθεί και το μήκος να διατηρείται όσο το δυνατόν μικρότερο.

3) Για τη δρομολόγηση, ανατρέξτε στις απαιτήσεις δρομολόγησης σήματος SFI5.

6. 700Σήματα M LVDS

Χρησιμοποιείται για μετάδοση σήματος υψηλής-ταχύτητας μεταξύ δύο FPGA. Περιλαμβάνει τις ακόλουθες τέσσερις ομάδες:

Τα διαφορικά ζεύγη λήψης και μετάδοσης δεν πρέπει να δρομολογούνται στο ίδιο επίπεδο. Άλλες διαφορικές γραμμές θα πρέπει να ακολουθούν τις γενικές απαιτήσεις.

7. Σήματα HSTL

Τα σήματα που συνδέουν το U1 (NL3300) και το IC2 είναι σήματα HSTL-1 που λειτουργούν στα 200 MHz περίπου. Παρακαλούμε να τα δρομολογήσετε σύμφωνα με τις γενικές απαιτήσεις δρομολόγησης HSTL.

1) Οι αντιστάσεις τερματισμού 50 Ω για τα αμφίδρομα σήματα TCAM_DBUS[0:71] και τα μονοκατευθυντικά σήματα CAM_CLK και TCAM_IBUS θα πρέπει να τοποθετούνται όσο το δυνατόν πιο κοντά στο U1 και οι ακραίες γραμμές τους να είναι όσο το δυνατόν πιο σύντομες. Όπως φαίνεται στο παρακάτω σχήμα, συνιστάται να ακολουθήσετε τη δρομολόγηση (α). Εάν η δρομολόγηση είναι δύσκολη, ακολουθήστε τη δρομολόγηση (b), διατηρώντας το μήκος διακλάδωσης της αντίστασης τερματισμού και την απόσταση μεταξύ του σημείου αναπαραγωγής και της ακίδας U1 όσο το δυνατόν πιο σύντομη.

2) Οι ακόλουθες ομάδες σημάτων πρέπει να είναι ίσου μήκους, με σφάλμα<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) Οι πυκνωτές φίλτρου VTT CP1 έως CP10 πρέπει να είναι ομοιόμορφα κατανεμημένοι γύρω από τις αντιστάσεις τερματισμού.

8. 100Σήματα Ethernet M

1) Τα ακόλουθα είναι ζεύγη διαφορικών σημάτων, με τις ίδιες απαιτήσεις δρομολόγησης με τα γενικά διαφορικά σήματα.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/{-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Τα ακόλουθα σήματα δεν είναι διαφορικά σήματα, αλλά κάθε ομάδα πρέπει να έχει ίσο μήκος:

MII_TX_CLK, MII_TXD<3.0>, και MII_TXEN ομαδοποιούνται μαζί, με σφάλμα του<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS και MII_RX_COL ομαδοποιούνται μαζί, με σφάλμα<1cm.

9. Δρομολόγηση σήματος πλευρικής σάρωσης

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

β) Η κατεύθυνση δρομολόγησης του σήματος TCK είναι ίδια με το TMS.

10. Έλεγχος σημάτων διαύλου:

Περιλαμβάνει LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB και LOCAL_ALE.

Συνδέστε κάθε ομάδα λεωφορείων με αλυσιδωτή-τρόπο.

11. Άλλα σήματα διαύλου δεδομένων:

Για όλα τα άλλα ομαδοποιημένα σήματα διαύλου που δεν αναφέρονται παραπάνω, βεβαιωθείτε ότι κάθε ομάδα διαύλου δεν διαφέρει σημαντικά (διατηρεί την ίδια τάξη μεγέθους) και έχει το μικρότερο δυνατό μήκος.

Οι ενδείξεις που απαιτείται να εμφανίζονται στον πίνακα περιλαμβάνουν τρεις ενδείξεις κατάστασης ισχύος και συστήματος και τρεις δείκτες κατάστασης διεπαφής 40G.

Οι σχετικές θέσεις των ενδείξεων στον πίνακα φαίνονται στο παρακάτω σχήμα.

Η αντίστοιχη σχέση μεταξύ των ενδεικτικών λυχνιών του πίνακα και των LED στο λογικό διάγραμμα είναι η εξής:

Τοποθετήστε τις ενδεικτικές λυχνίες σύμφωνα με τις παραπάνω σχετικές θέσεις και τις αντίστοιχες σχέσεις.